本學程旨在探索未來十年先進半導體技術節點(1奈米以下)的元件及材料，期能提供下世代先進半導體技術具體的發展方向和藍圖。為了因應半導體技術的快速演進，如何培育更具前瞻性、更符合產業需求的重點科技領域人才，成了一大挑戰。本學程所規劃的課程，結合了前瞻元件物理與材料科學，提供完整紮實的課程，包含基礎的固態物理、半導體元件物理、半導體製程技術、材料熱力學，到進階的量子技術與應用、先進記憶體技術、高等材料分析檢測技術等等，從基本的奈米材料製備與檢測、元件設計、一路到電路模擬，希望透過完整的課程規劃，以培養符合未來產業發展需求的高階人才。

• 固態物理為基石
  臺灣近幾年電子產品市場蓬勃發展，各種相關的電子材料、半導體、金屬、超導體等上游技術產業鏈，是重要的基礎。這些固態的原物料，其各式各樣的物理性質往往成為電子產品進步的關鍵。固態物理是一門藉由數學描述，來學習掌握各種不同材料的物理特性的重要學科。關於如何學習之方法，基本上可以分成兩大類：第一類是把固態物質的特性具體整理成多個主題，舉凡晶體結構、倒晶格結構、能帶理論、力學特性、電學特性、光學特性、磁學特性、熱學特性、聲子物理、元激發…等等。第二類是以單電子近似條件，從最簡單的古典粒子碰撞理論開始，透過固態物質的結構、電、光、磁、熱等特性分析，漸次以晶格結構、能帶理論、晶格振動、元激發、多體物理或統計力學作修正，進而建構出完整的固態物理。這兩種方法各有其優點，前者對於初學者似乎比較容易在短時間內掌握固態物質的特性，稱之為教學導向(Teaching-oriented)的方法；後者則似乎較有利於研究分析所需的能力培養，稱之為研究導向(Research-oriented)的方法。其實學習此學科不單僅僅是「代公式」，而是可以藉由數學公式，來真實的解決各樣的問題。所以「固態物理」需要扎實的數學與物理基礎，以期在理論與實驗結果發生衝突時，可以尋找出問題的答案。
• 前瞻半導體元件物理
  半導體元件從PN接面二極體、被動元件、主動元件（雙載子電晶體及金氧半場效電晶體）的物理原理及技術製程，對於學生在修習積體電路設計以及其它應用電子電路課程時，能夠具備各種標準元件的基礎知識，更可深入探討瞭解積體電路的實際運作，如金氧半場效電晶體及非揮發性記憶體是積體電路中最重要的二種元件，也是支撐微電子產業的兩大支柱。本重點領域將從基礎的物理和電容結構的基本運作，接續電晶體與記憶體之結構與操作，並透過最新研究文獻與業界師資，介紹前瞻新穎的半導體元件，如鰭式電晶體、Nano sheet 電晶體、CFET、鐵電電晶體與記憶體、憶阻式記憶體、磁阻式記憶體等前瞻元件，可讓修課的學生一窺當今半導體最重要元件的奧妙。
• 先進半導體製程技術與異質整合
  由於電子、資訊及通訊業的快速發展與應用，積體電路的製作技術也隨之日新月異，根據摩爾定律的預測，每1.5年至2年積體電路製程技術將提昇一個世代。換言之，閘極長度下降0.7倍，電路速度增快1.3倍，晶片複雜度增加2倍，成本價格降 0.7 倍。以7奈米的鰭式場效電晶體為例，先進製程的發展使IC設計周期與成本大幅提升，7奈米的設計週期28奈米的兩倍，設計成本超過3億美元，5奈米更將突破5億美元。面對同一封裝內不同電路間要求訊號路徑更小、更大頻寬、更低耗電，晶片尺寸更薄與更小，SiP系統級封裝技術將有機會解決間距、訊號與電源完整性、散熱、整合性、及成本控制等挑戰。透過介紹基礎的元件製程技術，再到最先進的整合型扇出(Integrated Fan-Out, InFO)封裝技術，而對高效能運算應用，如雲端AI、網路資料中心等，則以CoWoS(Chip on Wafer on Substrate)技術，將邏輯晶片和DRAM放在矽中介層(Interposer)，然後封裝在基板上。藉由搭配行動記憶體，使整合晶片可提供優化的系統效能，更小的產品尺寸，並且改善晶片之間的傳輸頻寬。未來也將整合上述兩個技術發展系統級整合晶片SoICs (System on Integrated Chips)。
• 量子技術與應用
  自從1947年第1個電晶體問世，迄今已逾70年，目前蓬勃發展的塊材半導體科技，僅發揮了量子物理非常基礎且淺層的部分而已。經過70年的努力，我們終於使半導體的製程技術從數百微米、微米、次微米，推進至數十奈米，甚至奈米尺度的範疇。而這一範疇正是量子物理得以發揮的舞台，因為當固態材料的尺度縮小至奈米或次奈米（約單一原子大小）的尺度時，整個材料會展現出與塊材迥然不同的行為。例如，某些金屬材料（如白金）在縮小至1奈米以下時，在低溫下會展現出絕緣體的特性；而矽、鍺等半導體材料，原本在塊材尺度時吸光特性不佳，但縮小至奈米等級，則會展現出良好的吸光特性，這一特性會隨著材料尺寸的縮小而更加強化。這是因為在奈米材料中僅含有數十或數個原子，所以前述單一原子分裂能階的特性會逐漸彰顯，而且電子的傳導行為模式不再依循前述導電能帶的規範，相對地，電子波的行為特性就會更加地突出。量子物理不僅可以描述微小世界裡的自然運行法則，也可以串連古典物理的定律。這意味著我們可以應用現有的自然材料，藉著控制這些材料的尺度，創造出更多的材料特性，發明新一世代的新穎元件或發展電路與其他應用，如奈米感測器、量子通訊、量子電腦等。
• 先進記憶體技術與應用
  可攜式電子產品最近幾年來有相當大幅度的成長，隨著科技的進步，電子產品中的功能也愈來愈豐富，從整個趨勢來看，輕薄短小、降低成本以及省電是系統設計追求的目標，但是現有的記憶體技術已經無法單純地透過製程微縮的方法來滿足上述的特性需求，事實上部分記憶體技術也正面臨到物理極限而無法繼續縮小面積，因此引進新的記憶體架構與新材料看來是大勢所趨，新一代的記憶體技術必須符合非揮發性、高性能、高記憶容量以及低耗電等特性才能滿足在未來系統設計上需求。臺灣在記憶體的產業於全球也居於領先地位，鈺創採用晶圓級晶片尺寸封裝（WLCSP）的全球最小尺寸RPC DRAM，在AI終端市場已獲得國際大廠採用，並推出整合邏輯IC及DRAM的異質整合方案。此外，南亞科技為全球記憶體市占率約3%，在優化20奈米產品組合上，強化在伺服器產品的應用。隨著5G及AI的發展，及各種消費型智慧電子產品的發展，將持續帶動 DRAM應用的多元化及使用量增加。全球5G基站所需的網路通訊及邊緣運算，也提升DRAM使用量。伺服器/資料中心更需提高DRAM裝載，以符合5G及AI高頻寬、低延遲、大量資料的需求。
• 高等材料分析檢測技術
  透過檢查圖案化的晶圓、分類並檢查缺陷、量測和統計分析，晶片製造商得以設計製造配方，並確保製程與設備在整個製造過程中都未偏離製程容許範圍的參數系統會廣泛收集和利用數據，且隨著製程技術變得越來越複雜，有必要收集巨量數據、運用統計技術與機器學習等，藉此改善配方、晶片性能和良率。圖案化晶圓檢測會以高速方式掃描晶圓，識別潛在的粒子、圖案缺陷，以及檢測其他可能影響成品晶片功能與性能的狀況。電子束檢查會讓潛在的缺陷能以視覺化和特徵化的方式呈現。以量測技術獲得的數據，可確保元件與結構保持精確的物理尺寸與電性。應用材料提供的檢測、檢查與量測技術，使現今最具挑戰的材料與元件工程設計，得以準確和完整地實現漸趨困難的測量與成像。這些技術包含光學近似修正光罩鑑定、雙重及四重自對準圖案化。先進的光學與電子束技術搭配高等演算法與機器學習，可增強產生數據的能力並有助於加速取得可操作的資訊，讓晶片製造商能夠縮短上市時間並最佳化大批量生產的良率。近代測試分析技術，包括常規鑑別法、化學分析法、紅外光譜法、紫外吸收光譜法、核磁共振法、X射線法、波譜分析方法、熱分析法和顯微分析法等，在對它們的基本原理、儀器的簡單構成及實驗技術進行簡明闡述的基礎上，通過一些典型實例及結果分析，著重介紹了上述分析測試技術的應用。
• 前瞻材料開發與整合
  臺灣領先全球的半導體晶片產業，不斷追求精密細小的極限挑戰，目前矽基半導體主流製程，已進展至五奈米及三奈米節點，晶片單位面積能容納的電晶體數目，也將逼近矽材料的物理極限，晶片效能無法再逐年顯著提升。隨著矽基半導體已逼近物理極限時，全球科學界都在積極尋找其他的可能材料。新興二維材料的開發，有助於實現半導體1奈米以下的艱鉅挑戰，今年由臺大攜手台積電、美國麻省理工學院(MIT)，研究發現二維材料結合半金屬鉍能達到極低的電阻，接近量子極限，並發表在《自然》(Nature)期刊。除了二維材料之外，許多新興的材料技術，未來也都極有可能應用在電晶體、記憶體、與後段製程當中，如鐵電材料、鐵磁材料、拓樸絕緣體材料，鍺錫材料、金屬材料等，這些材料的合成與科學將會帶出突破性的進展。在異質整合與3D封裝上，新穎材料的開發更顯得重要，舉凡金屬或介電層的機械性能、散熱性、阻容延遲、平坦度等，亦需透過研究材料科學來將異質整合技術提升，帶領半導體產業邁入下一個成長高峰。